４１４．ＥＮＣ／ＤＥＣ回路

2004/11/5 【ソフトウエア編ＴＯＰに戻る】

前回まではフリップフロップの基本動作についてのＶＨＤＬを勉強してきましたが、今回は少しフリップフロップから離れてエンコーダ（ＥＮＣ）回路とデコーダ（ＤＥＣ）回路について見てみることにしましょう。エンコーダとは「コード化する」、デコーダとは「コードから復元する」といった意味になるでしょうか。コード化とは「ある一定の約束にしたがったデータ変換」といったところです。コード化といってもその具体的な内容や方式は様々で非常に広範囲に用いられる言葉です。ＥＮＣ回路、ＤＥＣ回路は通常、リアルタイムなデータ変換を行います。したがってフリップフロップを通さず、ＮＡＮＤ回路やＮＯＲ回路などのロジックの組み合わせだけで構築するのが普通でしょう。

今回はＣＰＵのアドレス制御などに用いられるアドレスデコーダの事例と、ＢＣＤ（２進バイナリコード）−ＥＮＣ／ＤＥＣ回路についてご紹介して見ることにしましょう。ＣＰＬＤが実際に活躍するのは、これらのＥＮＣ／ＤＥＣ回路としての用途が一番多いかもしれません。

４１４−１．アドレスデコーダ回路

アドレスデコーダ回路とは、ＣＰＵなどから特定の周辺デバイスを選択してアクセスさせたい場合、周辺デバイスを有効にするＣＳ（チップセレクト）端子をアクティブにするための回路です。ここで、下記のようなＣＰＵと周辺デバイスを事例として考えて見ましょう。上側の図がＣＰＵと周辺デバイスのアドレス信号の接続で、下側の図がアドレスマップです。ここでは、８ビットのアドレス空間を持つＣＰＵと、内部に４個の制御レジスタを持つ周辺デバイスであると仮定しています。ＣＰＵからは、周辺デバイスに対してなんらかの制御を行うため、周辺デバイス内の４個の制御レジスタに自由にアクセスさせたいと思います。



先ず上の回路図を見てみましょう。ＣＰＵのアドレスバスは８ビットです。このうちのＡ０とＡ１は直接周辺デバイスのＡ０とＡ１に接続しており、Ａ２〜Ａ７は何やらＮＯＴ回路とＡＮＤ回路を経由してから周辺デバイスのＣＳ端子に接続されています。ここで、ＣＳ端子が１（アクティブ）になるためにはどういう条件が必要かを考えて見ましょう。上の回路図をみて頂ければ分かりますね？　ＡＮＤ回路は全ての入力端子が１の場合だけ出力が１になるのでした。そして、その入力にはNOT回路を経由している信号もあります。つまり、以下の条件の時に、ＣＳ信号は１（アクティブ）になります。

A7,A6,A5,A4,A3,A2,A1,A0　＝　１１００　００−−

Ａ１とＡ０を−−としているのは、チップセレクトをアクティブにするための条件として関係ないことを示しています。つまり上記の回路の場合、ＣＰＵから見てアドレスが 1100 0000 （ＣＯｈ）から1100 0011（Ｃ３ｈ）までの間チップセレクトがアクティブになり、これがデバイスにアクセスするためのアドレス空間になります。分かりますか？　その様子を示しているのが回路図の下のアドレスマップになります。ＣＰＵのアドレスバスは８ビットなので、全アドレス空間はＦＦｈ（０を入れて２５６番地分）になります。そのうちのC0h〜C3h（192〜195番地)が、この周辺デバイスにアクセスするためのアドレスになります。

で、この時のNOT回路とAND回路の組み合わせのことをアドレスデコーダ回路と呼んでいます。

ところで、「なんでこれがデコーダなのだ？」と思われるかもしれませんね。もともと、CPUのアドレス信号自体が沢山のアドレス指定を行うためのコードであると考えることができます。例えば上の事例で言うと、CPUから外部に対して256番地分の指定ができれば良いのですから、一番単純な方法としては２５６本の信号線を出してあげて、アクセスしたいアドレスの信号線１本だけを１（アクティブ）にしてあげればよいことになります。でも考えて見て下さい。そんなに沢山の端子を出すよりも、アドレスを２進数で数えてあげる（コード化する）ことによって、たったの８本の端子で済んでしまうのです。つまりＣＰＵのパッケージも小さくて済み、値段も安くなることでしょう。ここにコード化することの意味があります。それよりも、仮に２４ビット幅のアドレス空間をコード化しなかった場合１６００万本以上の端子が必要になってしまい、既に現実的ではありませんね。アドレスデコーダ回路は、このコード化されたアドレスバスの信号から、本来必要なアドレス指定用のチップセレクト信号１本を取り出してあげる役目を果たします。これは立派なデコーダですよね。(^^

【先頭に戻る】

４１４−１−１．アドレスデコーダ回路の記述　その１　（データフローレベル）

では、アドレスデコーダをＶＨＤＬで記述してみましょう。前項でご紹介した回路図のアドレスデコーダ部分だけを取り出し、ＶＨＤＬを記述するため準備したのが下記のブロック図です。　もう特に説明は必要ありませんね。上の回路図そのまんまです。ただし、A1,A0はデコーダ回路には関係ないため、ブロック図にも含まれていません。



実はこれに似たような回路は既にご紹介していて、４１０．ＶＨＤＬことはじめ（ＡＮＤ回路）のページでもう少しだけシンプルな事例を扱っていました。今回も基本的にはそれと同じです。　VHDLプログラムはここをクリックするとダウンロードできます。ADR_DEC1.VHD

では、簡単に要点だけをご説明しましょう。

entity ADR_DEC1 is
     port( A2,A3,A4,A5,A6,A7 : in std_logic;
           CS_OUT            : out std_logic );
end ADR_DEC1;

このエンティティ文では、上記のブロック図の通りの入出力端子を宣言しているだけです。

     CS_OUT <= (not A2)
           and (not A3)
           and (not A4)
           and (not A5)
           and A6
           and A7;

一行で書くと、CS_OUT <= (not A2) and (not A3) and (not A4) and (not A5) and A6 and A7; です。

アーキテクチャ文のこの部分が、アドレスデコーダ回路の動作を記述している部分です。全てａｎｄで接続されていますが、A2,A3,A4,A5にはｎｏｔが付いています。これは回路図のまんまですね。つまりこれはデータフローレベルのVHDL記述と言えます。

さて、今回の事例ではアドレス線を６本分しか扱わないため簡単な記述で済んでいますが、これが２０〜３０本といった本数になってくると、さすがにVHDLの記述も煩雑になってきそうです。そんなときに、もっとすっきりとしたプログラムを書きたいものですね。そこで出てくるのが、動作レベルでのVHDL記述です。

【先頭に戻る】

４１４−１−２．アドレスデコーダ回路の記述　その２　（動作レベル）

今回も同じ回路をVHDLで記述してあげますが、ちょっと考え方が変わります。今回は「どんなときに出力を１にしたいか？」という動作に着目した記述になります。今回の例で言うと、A7,A6,A5,A4,A3,A2　＝　１１００　００ という条件が揃ったときだけ出力を１にしたいのでした。ブロック図でいうと以下のようになります。


では、このプログラムを見てみましょう。ここをクリックするとダウンロードできます。ADR_DEC2.VHD

ここでも要点だけをご説明しましょう。

entity ADR_DEC2 is
     port( ADR_IN : in std_logic_vector(5 downto 0);
           CS_OUT : out std_logic );
end ADR_DEC2;

今回のエンティティ文では、前回のように入力端子を１個ずつ宣言するのではなく、in std_logic_vector(5 downto 0);というように６ビット幅のバスとして宣言しています。CS_OUTは前回と変わらずです。

    process(ADR_IN)
     begin
          if (ADR_IN = "110000") then
               CS_OUT <= '1';
          else
               CS_OUT <= '0';
          end if;
     end process;

次に、アーキテクチャ文の中では、ｉｆ文を使って「６ビット幅のADR_INという入力データが１１００００だったら、CS_OUTを１にしろ」「そうでなければCS_OUTを0にしろ」という動作を行わせます。そして、ｉｆ文を実行させるタイミングとして、 process(ADR_IN) begin 〜 end process;によって「ADR_INに変化が起きた時」ということを指定しています。

前出のデータフローレベルでの記述と比べてどうでしょう。動作的に見て、どちらが分かりやすいでしたか？

【先頭に戻る】

４１４−２．ＢＣＤ−ＥＮＣ回路（２進バイナリコードへの変換回路）

ＢＣＤ−ＥＮＣ（ＢＣＤエンコーダ）回路とは、例えば１０ビットの入力端子があったとき、１ビット目だけが"１"の時に２進数で１を、２ビット目だけが"１"の時に２進数で２を出力するようなエンコーダです。つまり、１から１０まで番号が付いた押ボタンをどれかひとつだけ押すと、その番号に相当した２進数を出力してくれるような回路であると言えます。

真理値表で表すと以下のようになります。

ＶＨＤＬ設計のためのブロック図としては、以下のようになります。ただし、ここでは実際のテスト回路の都合から、入力のビット数を８ビットまでに制限してみました。

では、このプログラムを見てみましょう。ここをクリックするとダウンロードできます。BCD_ENC1.VHD

さて、これはもう解説の必要もないでしょう。case文によって、真理値表そのままの各場合に相当する出力データのパターンを記述しているだけです。ひとつだけ真理値表にない記述があります。それは when others => OUT_DATA <= "1111"; ですね。真理値表に記載されている以外の入力信号の組み合わせがあった場合、出力データを全て１にするための記述です。

【先頭に戻る】

４１４−３．ＢＣＤ−ＤＥＣ回路（２進バイナリコードからの復調回路）

次はＢＣＤ−ＤＥＣ（ＢＣＤデコーダ）回路を見てみましょう。今度は前項のＢＣＤエンコーダと逆の動作になります。つまり、４ビットの２進数データをもとに、１０ビットの特定のビットだけをアクティブにします。２進数データが入力されると、１から１０まで番号が付けられたランプのうち、そのデータが示す数に対応したランプを点灯させてくれるような回路であると言えます。

真理値表で表すと以下のようになります。

ＶＨＤＬ設計のためのブロック図としては、以下のようになります。ただし、ここでも実際のテスト回路の都合から、出力のビット数を８ビットまでに制限してみました。

では、このプログラムを見てみましょう。ここをクリックするとダウンロードできます。BCD_DEC1.VHD

さて、これも解説の必要はないでしょう。ここで、前項のBCD_ENC1のVHDLのcase文と見比べて見て下さい。データの内容がお互いに左右で入れ替わっているだけですね。これだけでエンコーダとして動くか、デコーダとして動くかが決定されています。つまり、ＢＣＤエンコーダ／デコーダとしての変換機能に限らず、もっと好き勝手なデータ変換機能を、このｃａｓｅ文によって作り出すことができるのです。　たとえば、電卓数字としてなじみ深い７セグメントＬＥＤを点灯させるためのデータ変換なども、この延長線上で簡単に動作させることができます。

【先頭に戻る】

４１４−４．優先順位付きＢＣＤ−ＥＮＣ回路（プライオリティ動作）

さて、もう一度ＢＣＤ−ＥＮＣ回路の登場です。しかし、こんどの動作は前項のものとはちがいます。先ずは真理値表を見て下さい。

表中の−は１でも０でも関係ないという意味です。前項の真理値表と何がちがうか分かりますか？　
例えば、前項のBCD-ENC1では１番目と３番目の入力が同時に１だった場合、出力は想定されるパターン以外ということで１１１１にしてしまっていました。つまり入力が無効ということです。では、今回のBCD-ENC2ではどうかというと、１番目と３番目の入力が同時に１だった場合は、１番目の入力が優先的に認識されて、０００１を出力します。３番目と５番目だったら３番目が優先です。つまり、若い番号のほうがより優先順位が高いということになります。このような優先順位付きの動作をプライオリティと呼びます。

このようなプライオリティ動作をｃａｓｅ文のVHDLで記述しようとすると、各入力の組み合わせを全て記述しなければならず、実質上不可能です。そこで、このような場合にはｉｆ文のVHDLで記述すると簡単に表現することができます。

では、このプログラムを見てみましょう。ここをクリックするとダウンロードできます。BCD_ENC2.VHD

では、要点だけを簡単に解説しましょう。

if    (IN_DATA(0) = '1') then OUT_DATA <= "0001";

これは、「IN_DATAの０ビット目が１だったら、OUT_DATA を 0001 にしろ」という意味です。つまり、この時点で条件に合致した場合は１ビット目以降の入力データを見ません。どんな入力だろうが関係ないのです。

elsif (IN_DATA(1) = '1') then OUT_DATA <= "0010";

これは、「もし違う場合、IN_DATAの１ビット目が１だったら、OUT_DATA を 0010 にしろ」という意味です。以下同様に下の行に行くほど優先順位が低くなっていきます。

else OUT_DATA <= "0000";

最後のこれは、「どれにも合致しなかった場合、OUT_DATA を 0000 にしろ」という意味で、これは入力が全て０の場合に相当します。

VHDLは全てを複数箇所で同時処理ということが前提ですが、ｉｆ文の場合はこのように、上から下に条件による判断が働いて処理に優先順位が付くのです。

【先頭に戻る】

今回はＥＮＣ／ＤＥＣ回路によるデータ変換について簡単にご紹介してみました。この他にもパリティビットを付加する処理なども簡単に行うことができますし、アイデア次第でもっと複雑な変換も簡単に実現させてしまうことができます。これらの動作を汎用のロジックＩＣを組み合わせて作っていた時代に比べると、デバイスの数、基板上必要とする面積、配線の手間、動作検証、仕様変更の簡便さなど、全てにおいて非常に効率が良くなっています。是非活用してみて下さい。

【ソフトウエア編ＴＯＰに戻る】