４０２．QuartusⅡWebEditionの操作概要

１−１．

QuartusⅡWebEditionを起動すると、はじめに上図のような画面になります。

ここで、メニューバー上からFile → New Project Wizardを実行します。

１−２．

New Project Wizardが起動すると、以下のような窓が現れます。

ここでNextを押して先に進みます。

１−３．

この窓では、以下の項目を指定します。

上段：プロジェクトを保存するフォルダ

中断：プロジェクト名

下段：作成するロジックのTop-Level Entity名

Top-Level Entityについては、VHDLのプログラミングに関係する部分ですので、次の機会にご説明します。

ここでは、全ての名前をAND_TESTという名前にしています。この名前は、作りたい機能に合わせて自分で付けます。

プロジェクト用のフォルダを予め作っておけば、[．．．]のボタンでフォルダ参照によって指定できるので楽です。

入力が終わったらNｅｘｔボタンで先に進みます。

１−４．

予めプロジェクトフォルダを作っていなかった場合、１−３．で入力したフォルダを作成するかどうかの確認窓が開きます。ここでは「はい」を選んで先に進みます。

１−５．

次に、すでに作られているファイルなどがある場合には、ここで指定してプロジェクトの仲間として登録します。VHDLのソースファイルなどは、予め類似のソースファイルをコピーして入れておくと後の登録作業を省略することができて楽です。

Nｅｘｔボタンで先に進みます。

１−６．

次に、サードパーティーのツール類を使用するかどうかを設定します。今回はサードパーティーは使用しないため、全て<None>に設定します。

入力が終わったらNｅｘｔボタンで先に進みます。

１−７．

次に、ターゲットとなるデバイスを指定しましょう。ここではMAX7000Sシリーズを指定しておきました。

入力が終わったらNｅｘｔボタンで先に進みます。

１−８．

次に、１−７．項で指定したシリーズから、更に詳細なデバイスの指定を行います。右横のFiltersで候補を絞ることもできます。ここでは、EPM7032SLC44-5を指定しました。

入力が終わったらNｅｘｔボタンで先に進みます。

１−９．

Wizardの最後に、今まで入力した項目の一覧が表示されますので、最終確認をします。

良ければFinishボタンで終了です。

１−１０．

Wizardを終了すると、QuartusⅡのメイン画面上の左側に、作成されたTop-Level Entity名が表示されます。

２−１．

メイン画面のメニューバーから、File → Newを選びます。

２−２．

ここではＶＨＤＬファイルを作成するので、「Device Design Files」のタグの「VHDL File」を選択してＯＫボタンを押します。

２−２．

すると、メイン画面の作業エリアの中に、左のようなテキストエディタが現れます。このテキストエディタでVHDLのソースファイルを作成編集します。

２−３．

では、テキストエディタで左のようなソースファイルを入力してみましょう。面倒な人は、ここをクリックするとダウンロードできます。and_test.vhd 

ダウンロードしたらお手持ちのテキストエディタで開いて、コピーアンドペーストで貼り付けて下さい。

ちなみにこのVHDLプログラムは、 a , b , c の３つの入力端子のANDを、ｙの出力端子から出力するというものです。

上から３行目の entity AND_TEST is の「AND_TEST」がここでのTop-Level Entity名 となります。プロジェクト作成の際に指定したTop-Level Entity名 と同じ名前でないと、コンパイルの際にエラーになるので注意して下さい。

２−４．

テキストエディタへの入力が終了したら、フロッピーアイコンを押してセーブします。

２−５．

セーブするときには、予めプロジェクトフォルダが設定されているので、そのまま「保存」ボタンを押して保存します。

これでVHDLファイルの作成は終了です。

２−６．

一度VHDLファイルが作られると、メイン画面上の左側に作成されたTop-Level Entity名を右クリックしてポッポアップメニューを開き、Locate in Design File を選べば、VHDLファイルを開くことができます。

File → Open から開くよりも楽に操作できます。

３−１．

メイン画面のメニューバーから、Tools → Compiler Tool を実行します。

３−２．

左のような窓が表示されます。これは、コンパイル処理の一連の進み具合を表示するインジケータであるとともに、それぞれの処理結果をモニタするためのボタン類が並ぶランチャーとしての機能も兼ねています。

３−３．

コンパイルが終了すると、下の図のような画面になります。Compiler Toolの青いインジケータが埋まっていき、コンパイル成功の確認窓が開きます。コンパイル実行時に発生したエラーや警告や情報は、メイン画面の最下段にリストで表示されます。ちなみに、Compiler Tool中の最後の工程であるEDA Netlist Writer は組み込んでいないため実行されません。

今回はたまたまコンパイルが成功しましたが、エラーでコンパイルが失敗した場合には、エラーメッセージを手掛かりにしてコンパイルが成功するまでVHDLのソースファイルと格闘します。

３−４．

コンパイルが成功したら、Compiler ToolのFitterの中のFIT（Fitter Report）ボタンをクリックして、Fitterの実行結果を見てみましょう。Fitter Reportでは、設計したVHDLによるロジックをターゲットとなるCPLDデバイス上にどう展開するか、といったところを確認することができます。

３−５．

レポートはテキスト文字形式で表示されます。色々な情報が表示されますが、ここではInput Pinsというところを見てみましょう。これは、VHDLソースファイルで宣言した、ａ，ｂ，ｃの各入力端子が、CPLDデバイスの何番ピンに割り振られたかを表示しています。

ここではａ，ｂ，ｃの各ピンは、それぞれ２４，２１，２５番ピンに割り振られたことを示しています。この割り振りは勝手に行われます。

３−６．

今度は、同じFitter Reportの中のOutput Pinsというところを見てみましょう。これも同様に、VHDLで宣言した出力端子ｙが、CPLDデバイスの何番ピンに割り振られたかを表示しています。ここでは４番ピンになっているようです。

４−１．

メイン画面のメニューバーから、Assignments → Assignment Editor を実行しましょう。

４−２．

左のような窓が開きます。ここで、VHDLのソースファイルで宣言した端子を、実際のCPLDデバイスのピン番に割り当てていきます。

窓最上段のCategoryの中から、Pin ボタンをクリックし、窓最下段のEditの表の中から、Toの列の<<new>>をクリックしてハイライトさせておきましょう。

４−２．

次に、表の上にある横長のエリアの<<new>>をクリックします。すると、VHDLのソースファイルで宣言した入出力端子の一覧が表示されますので、そこから a を選択してみます。

４−３．

すると、表のToの列に ａ の端子がセットされました。

４−４．

次に、隣のLocationの列をハイライト表示させます。

４−５．

その状態で、先ほどと同様に表の上にある横長のエリアをクリックすると、今度はCPLDデバイスのピン番の一覧が表示されます。ここでは予定通りに４番ピンを選択することにします。

４−６．

すると、表のLocationの列にPin_4がセットされました。

これで、ａ 端子が Pin_4 に設定されたことになります。

４−７．

同様にして、b , c , y の各端子についてもセットしましょう。

セットが終わったら一旦セーブしておきます。セーブしないとコンパイルの時に情報が生きません。

４−８．

さて、■３．コンパイルの手順で再度コンパイルを実行して、Fitting Reportを見てみましょう。

Input Pins では、指定した通りのピン番になっていることが分かります。

４−９．

同様にOutput Pinsも見てみましょう。やはり指定した通りになっている様子が分かります。

これで実際のCPLDデバイスに流し込んでも大丈夫そうですね。

５−１．

メイン画面のメニューバーから、Tools → Simulator Tool を実行します。

５−２．

すると、左のような窓が開きます。ここでは、左のような設定になっていることを確認して0penボタンを押してみましょう。

５−３．

シミュレーションを行うための波形表示用の画面が現れます。まだどこにも波形表示などありませんが、この中に入力信号として与えてみたい波形を書き込んであげると、シミュレーションによって、その時に得られる出力波形が表示されるという段取りです。

では、入力波形の書き込み方を見てみましょう。

５−４．

先ずはじめに、シミュレーションしたい出力端子と、波形入力させたい入力端子を登録します。窓の中の左側の枠（Nameと表題が付いている下側の白い枠）を右クリックすると、ポップアップメニューが開くので、Insert Node or Bus を選択します。

５−５．

すると、左のような窓が開きます。ここで、Node Finder というボタンをクリックしてみましょう。

５−６．

左のような窓が開き、Filter欄がPins outputになっています。 また、Look in欄が今回のEntity名のAND_TESTになっていることも確認しておきましょう。

ここで、Listボタンをクリックします。

５−７．

すると、Node Found欄に、entityで宣言されている出力端子の一覧が表示されます。ここではｙ端子ひとつしかないので、左図のようになります。ここで、シミュレーションに参加させたい端子をクリックしてハイライト状態にさせておいて、>ボタンか>>ボタンを押します。

５−８．

そうすると、Selected Nodes 欄にentity名とともに表示されます。

５−９．

次に、入力端子の登録を行いましょう。Filter欄をPins inputにセットして、Listボタンを押します。

５−１０．

すると、entityで宣言されている入力端子の一覧がNode Found欄に表示されますので、先ほどと同様にシミュレーションに参加させたい端子をクリックしてハイライト状態にさせておいて、>ボタンか>>ボタンを押します。

必要な端子がSelected Nodes 欄に出揃ったら、OKボタンを押しましょう。

５−１１．

先ほどのInsert Node or Bus画面のName欄とType欄に**Multipul Items**と表示されていることを確認して、OKボタンを押してください。

５−１２．

さて、シミュレーションしたい端子の登録が終わると、波形表示用の画面に端子が現れました。波形表示エリアには、初期状態として出力信号はハッチング状態、入力信号は無信号状態になっています。

では、ここに入力信号を書き込んでみましょう。

５−１３．

波形表示画面のすぐ左横、メイン画面中に縦に走るツールバーを見て下さい。[A]のアイコンのすぐ下にパルス波形と矢印を模ったアイコンがあるので、クリックします。そのまま波形表示画面の波形表示エリアにマウスを持って行ってみて下さい。マウスポインタがそのアイコンの形に変化するはずです。

５−１４．

では、波形表示エリアの好きな部分をマウスでドラッグしてみて下さい。ドラックした範囲にパルス波形が現れます。同じ部分をもう一度ドラッグすると、今度は波形が消えます。

こんな調子で入力信号波形を書き込んでいきます。

５−１５．

今回は、左のような入力波形を書き込んでみました。今回のロジックは、

y = a AND b AND c 

なので、a , b , c の３個の入力波形が全て１(high）の状態の時だけ、y 信号の出力も1になるはずです。では、本当にそうなるかどうか、早速シミュレーションを実行してみましょう。

５−１６．

一番初めに開いたSimulator Tool窓のStartボタンを押してください。シミュレーションが開始されます。終了すると、左のように成功したことを示す確認窓が開きます。成功したらReportボタンを押します。

５−１７．

左の画面がシミュレーション結果です。何だか良く分かりませんね。でも、波形の左端のほうに何かパルスらしきものが見えます。ちょっと拡大してみましょうか。

５−１８．

先ほどの縦に走るツールバーに、虫眼鏡の形のズームアイコンがあります。これをクリックして、波形表示部分を左クリックすると拡大表示、右クリックすると縮小表示されます。

５−１９．

で、拡大表示させて見たのが左の画面ですが．．．　あれ？予定と違いますね？　a , b , c の３個の入力波形が全て１の状態の時だけ、y 信号の出力も1になるはずだったのですが．．．

しかし、これがシミュレーションというものなのでした。時間軸を見て下さい。適当に入力パルス信号を書き込みましたが、ほぼ１０ｎS以内の信号変化でした。そして、出力パルスはほぼ５ｎＳ程度遅れて現れています。つまり、これが出力信号の遅延分を考慮したシミュレーション結果ということになります。

５−２０．

今度はもっと長い時間軸上に入力信号を書き込んでみました。これで、もう一度シミュレーションをして見ましょう。

　５−２０．

左がシミュレーション結果です。今度は予想通りの結果が出ましたね。今回のロジックでは、あまり時間軸の長さに関係しない動作でしたが、クロックに同期して動作するようなロジックの場合には、時間軸も与えるクロックの周期に合わせなければなりません。

　５−２１．

シミュレーション結果の時間軸をもう少し引き伸ばしてみましょう。一番上の出力信号に遅延があるのが分かります。プロジェクト作成の際にデバイスの種類を特定しておくことにより、そのデバイスの持つ内部遅延量をシミュレーションに反映させることが出来るのです。

６−１．

メイン画面のメニューバーから Tools → Programmer を実行しましょう。

以下のような窓が開きますので、左上のHardware Setup ボタンをクリックします。

６−２．

Hardware Setup画面のAdd Hardware ボタンをクリックします。

６−３．

Hardware type欄にByteBlasterを、Port欄に接続するパソコンのプリンタポート番号を設定してＯＫボタンを押します。大抵のパソコンにはプリンタポートはひとつしか付いていないと思うので、LPT1で良いかと思います。

６−４．

先ほどのHardware Setup画面にByteBlasterが追加されているので、クリックしてハイライト状態にしておいてからSelect Hardwareボタンを押し、Closeボタンで窓を閉じます。

６−５．

先ほどの画面の上段を見ると、ByteBlaster設定されたことが分かります。また、その右のMode欄にJTAGになっていることも確認しておきましょう。この設定は、他のプロジェクトにも引き継がれます。

７−１．

先ほどのHardware Setupを行った画面からスタートします。メイン画面のメニューバーから Tools → Programmer を実行して下さい。ダウンロードしたいファイルをクリックしてハイライト状態にして、右側の□の中をクリックしてチェックマークを付けましょう。そして画面左側のＳｔａｒｔボタンを押します。

７−２．

さて、ダウンロードケーブルをパソコンに接続しない状態でＳｔａｒｔさせた場合、メイン画面の下段に左のようなメッセージが表示されます。

７−３．

ついでに、ダウンロードケーブルをパソコンに接続して、ＣＰＬＤが載ったターゲット基板を接続しない状態でＳｔａｒｔさせた場合は以下のようなメッセージが表示されました。

７−４．

またまたついでに、ＣＰＬＤが載った基板は接続するのですが、そのターゲット基板に電源を入れなかった場合は、以下のようなエラーメッセージが表示されます。

７−５．

ダウンロードケーブルをパソコンの所定のプリンタポートに接続し、ＣＰＬＤのターゲット基板と接続し、ターゲット基板に電源を供給した状態でＳｔａｒｔボタンを押せば正常にダウンロードが終了して、左のようなメッセージが表示されます。

これでダウンロード成功です！

７−６．

下記の画面の右上を見て下さい。Progress欄にはダウンロードの経過がバーグラフで表示されます。終了すると１００％と表示される訳です。

８−１．

左の写真が実験風景です。左側の基板がＣＰＬＤが載ったターゲット基板で、右側の基板が実験用のＩ／Ｏ基板です。ここではＩ／Ｏ基板中央のディップスイッチから入力信号のa, b , c を入力してあげて、基板右下のLEDで出力信号ｙの確認をします。

８−２．

左の写真がスイッチ部分とＬＥＤ部分の拡大写真です。

ディップスイッチの１，２，３がそれぞれ入力信号a, b , cに相当します。写真の状態は全ての入力信号が１の状態を示しており、このときＬＥＤの０ｂｉｔ目（出力ｙ）が１になり点灯してることが分かります。スイッチの１，２，３のいずれかを操作して０にすると、ＬＥＤも消灯します。